Inverter in CMOS-Technik Signalverzögerung

Question

Aufgabe (Signalverzögerung eines Inverters in CMOS-Technik):

Einen Inverter in CMOS-Technik zu entwerfen, bedeutet, dass sowohl der NMOS- als auch der PMOS-Transistor zur Anwendung kommen müssen. Die Halbleiterstrukturen und Leitungen haben alle Kapazitäten, die bei jedem Signalwechsel über die einschaltenden Transistoren umgeladen werden müssen. Alle Kapazitäten am Ausgang eines Gatters bilden seine Lastkapazität \( C_{L} \). Die Abbildung 7 zeigt das Ersatzschaltbild für die kapazitive Belastung eines Inverters in CMOS-Technik. Die Lastkapazität \( C_{L} \) beträgt \( 150 \mathrm{pF} \). Der Kanalwiderstand des PMOS-Transistor im durchgeschalteten Zustand ist \( R_{p}=500 \Omega \) und der Kanalwiderstand des NMOS-Transistor im durchgeschalteten Zustand ist \( R_{\mathrm{n}}=200 \Omega \). Für Thre Berechnungen sollen Sie annehmen, das der Kanalstrom der beiden Transistoren im nicht durchgeschalteten Zustand \( 0 \mathrm{~A} \) beträgt.

1. Berechnen Sie die Signalübergangszeit von Low nach High \( t_{L H} \) (Zeitpanne in der die Ausgangsspannung \( U_{A} \) von \( U_{A}=10 \% U_{B} \) auf \( U_{A}=90 \% U_{B} \) steigt). \( U_{B} \) ist die Betriebsspannung.

2. Berechnen Sie die Signalübergangszeit von High nach Low \( t_{H L} \) (Zeitpanne in der die Ausgangsspannung \( U_{A} \) von \( U_{A}=90 \% U_{B} \) auf \( U_{A}=10 \% U_{B} \) sinkt). \( U_{B} \) ist die Betriebsspannung. \( (8 \mathrm{P}) \)

3. Berechnen Sie die maximale Taktfrequenz \( f_{\max } \), die bei diesem Inverterentwurf verwendet werden kann. (4P)

Ansatz/Problem:

Ich weiß nicht, woher ich die Werte für Beta und U_B nehmen soll...

1. Formel für t_LH:

t_LH= 3 C_L/(Beta_p * U_B)

Beta_{p} steht dabei für die Löcherbeweglichkeit.

Answer 1

Antwort mit KI erzeugt

Signalübergangszeit eines Inverters in CMOS-Technik

Die Aufgabe beschäftigt sich mit der Berechnung der Signalübergangszeiten \(t_{LH}\) und \(t_{HL}\) eines CMOS-Inverters sowie der Bestimmung der maximalen Taktfrequenz \(f_{\max}\), die mit diesem Inverter erreicht werden kann.

Berechnung von \(t_{LH}\)

Die Signalübergangszeit \(t_{LH}\) beschreibt die Zeit, die benötigt wird, um die Ausgangsspannung \(U_A\) von \(10\% \ U_B\) auf \(90\% \ U_B\) zu erhöhen. Für die Berechnung wurde die Formel

\( t_{LH} = 3 C_L / (\beta_p \cdot U_B) \)

genannt. Da jedoch weder \(\beta_p\) noch die Betriebsspannung \(U_B\) gegeben sind und kein direkter Zusammenhang zwischen dem Kanalwiderstand \(R_p\) und \(\beta_p\) in der Aufgabenstellung hergestellt wird, können wir diese Formel nicht direkt anwenden.

In einer typischen CMOS-Anwendung wird die Signalübergangszeit eher durch die Lastkapazität \(C_L\), den Kanalwiderstand des Transistors (\(R_p\) oder \(R_n\), je nach Signalrichtung) und die Betriebsspannung \(U_B\) beeinflusst. Die Formel für die Berechnung der Lade- und Entladezeit basierend auf diesen Größen ist

\( t = R \cdot C \)

wo \(R\) der Widerstand ist (für \(t_{LH}\) wird \(R_p\) verwendet) und \(C\) die Lastkapazität ist.

Da der genaue Prozentsatz für "Low" nach "High" und "High" nach "Low" Übergänge betrachtet wird, verwenden wir eine vereinfachte Annäherung für RC-Schaltkreise, die besagt, dass die Ausgangsspannung innerhalb von \(3RC\) auf etwa 95% des Endwertes steigt oder fällt.

So ist die Berechnung für \(t_{LH}\), unter Verwendung von \(R_p = 500 \ \Omega\) und \(C_L = 150 \ \text{pF}\):

\( t_{LH} = R_p \cdot C_L = 500 \ \Omega \cdot 150 \ \text{pF} = 75 \times 10^{-9} \ \text{s} = 75 \ \text{ns} \)

Berechnung von \(t_{HL}\)

Für die Signalübergangszeit \(t_{HL}\), die Zeit für das Senken der Ausgangsspannung \(U_A\) von \(90\% \ U_B\) auf \(10\% \ U_B\), nutzen wir den Kanalwiderstand des NMOS-Transistors \(R_n = 200 \ \Omega\).

\( t_{HL} = R_n \cdot C_L = 200 \ \Omega \cdot 150 \ \text{pF} = 30 \times 10^{-9} \ \text{s} = 30 \ \text{ns} \)

Maximale Taktfrequenz \(f_{\max}\)

Die maximale Taktfrequenz ist die höchste Frequenz, bei der der Inverter noch zuverlässig arbeiten kann. Sie ist umgekehrt proportional zur Gesamtsumme der Signalübergangszeiten \(t_{ges}\), die sich aus der Addition von \(t_{LH}\) und \(t_{HL}\) ergibt.

\( t_{ges} = t_{LH} + t_{HL} = 75 \ \text{ns} + 30 \ \text{ns} = 105 \ \text{ns} \)

\( f_{\max} = \frac{1}{t_{ges}} = \frac{1}{105 \times 10^{-9} \ \text{s}} \approx 9.52 \ \text{MHz} \)

Zusammenfassend:

- Die Signalübergangszeit von Low nach High (\(t_{LH}\)) beträgt approximativ \(75 \ \text{ns}\).
- Die Signalübergangszeit von High nach Low (\(t_{HL}\)) beträgt approximativ \(30 \ \text{ns}\).
- Die maximale Taktfrequenz (\(f_{\max}\)) für diesen Inverterentwurf liegt bei etwa \(9.52 \ \text{MHz}\).